搜索资源列表
Max_Plus_II-_tutorial
- Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为：QuartusII，主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者
Cyclone
- CycloneII开发板原理图，帮助FPGA初学者完成硬件设计。-CycloneII development board schematics to help complete beginners FPGA hardware design.
Quartus
- 本设计是实现基于FPGA的液晶显示模块，采用自顶向下的设计方法，用原理图的形式实现顶层控制。-The design is FPGA-based liquid crystal display module, using top-down design method, to achieve top-level schematic in the form of control.
H2C35-V6-core
- FPGA开发板原理图，核心板的，EP2C系列的，希望对大家有帮助-FPGA development board schematics, core board, EP2C series, we want to help
PLD-LOGIC_SPWM
- 电子设计竞赛中获二等奖，在FPGA中实现的两路自然采样SPWM，原理图输入法设计，1024*八位正弦查找表，带FSK和ASK调制功能，频率范围8KHz~12KHz.-Electronic Design Competition second prize in the FPGA to achieve the two natural sampling SPWM, schematic design input, 1024* eight sine look-up table, with FSK and A
SG_FPGA
- 2006年电子设计竞赛二等奖，多功能函数、信号发生器核心器件FPGA内部的原理图，主要模块用VHDL代码描述，包括PLL、相位累加器、波形算法和正弦波查找表，可实现0.005Hz~20MHz的多波形信号产生，频率步进值0.005，输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
Linux-driver-development2
- 作者：华清远见嵌入式学院。《Linux设备驱动开发详解》（08&09年度畅销榜TOP50）第2章、驱动设计的硬件基础。本章讲解底层驱动工程师必备的硬件基础，给出了嵌入式系统硬件原理及分析方法的全景视图。2.1节讲解微控制器、微处理器、数字信号处理器以及应用于特定领域的处理器各自的特点。2.2节对嵌入式系统中所使用的各类存储器与CPU的接口、应用领域及特点进行了详细讲解。2.3节讲解常见的外设接口与总线的工作方式，包括串口、I2C、USB、以太网接口、ISA、PCI和cPCI等。嵌入式系统硬件电路
1
- Cyclone III FPGA Starter Kit的原理图，orcad格式-Cyclone III FPGA Starter Kit schematic, orcad format
Ep2c5q208
- 关于FPGA(EP2c5q208)的原理图-On the FPGA (EP2c5q208) schematic
61EDA_C1113
- Altera公司的关于FPGA设计的资料， 其中包括了硬件的原理图以及相关的软件例程，为大家的学习提供了很好的例子。-Altera company about the FPGA design of material, Including the hardware diagram and related software routines, for all of us study provides a good example.
Nexys2_sch
- digilent最新fpga开发板nexys原理图资料，非常详细，规范。-digilent latest fpga development board nexys schematic information, very detailed, specification.
dso
- 用FPGA设计的数字示波器，有详细的设计过程、论文和硬件原理图-Digital oscilloscope with the FPGA design, detailed design process, paper and hardware schematics
nexy3
- fpga板 deligent 公司的 nexys3 开发板的原理图，给大家看下吧，很有用-fpga board deligent' s nexys3 development board schematics for everyone to look it, very useful
xlx_s6_omap-sch010411
- 采用spartan系列FPGA与OMAP-L138138芯片组成的混合信号处理系统（具有强大的外设能力）的原理图。-The SCH of a co-system which the Spartan series FPGA and OMAP-L138 chip from TI are employeed. The whole system has a strong capacity of external interface.
cor
- fpga核心板原理图 ep2c8q原理图-fpga core board schematic diagram ep2c8q
DE2_scheamtics
- altera 公司的FPGA 二代板的原理图-DE2_scheamtics from altera company
segments_display_ep2c20f484c7n
- 实现4位数码管秒表显示，有使能，复位的功能，并在altera fpga ep2c20f484c7n上实现，文档里含有，原理图，引脚分配图，代码，及相应的说明，适合入门的朋友。-Achieve four digital stopwatch display, there is enabled, reset functions, and altera fpga ep2c20f484c7n to achieve, the document contains, schematics, Pin Assign
www
- 完整的基于fpga的数字时钟的设计与实现，压缩文档是整个文档，其中的zzz，zzz1，zzz2，zzz3不同情况下的顶层原理图-Complete digital clock fpga based design and implementation, the archive of the entire document, which zzz, zzz1, zzz2, zzz3 different top-level schematic case
debounce_1_Sch
- 用QuartusII原理图形式编写的按键消抖程序,分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下的时间与产生低电平信号的时间相等,按键按下的时间与LED灯亮的时间相等-*Project Name :debounce_Sch *Module Name :debounce_Sch *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner : zhaibin *D
qiduanxianshiyima
- 利用译码程序在FPGA/CPLD中实现16进制数的译码显示.通过EDA原理图设计方法利用prim库中7448芯片进行7段译码显示-Using decode program FPGA/CPLD realized in hexadecimal number decoding display. Through the EDA principle diagram design method using the prim library 7448 chips for 7 period of decodin